爱游戏注册爱游戏

爱游戏注册爱游戏

EEPW爱游戏注册爱游戏 > 手机与无线通信 > 设计应用 > 了解基于IC的时钟分布爱游戏注册爱游戏统爱游戏注册爱游戏的锁相环

了解基于IC的时钟分布爱游戏注册爱游戏统爱游戏注册爱游戏的锁相环

作者:Sanjay Agarwal时间:2014-04-01来源:电子爱游戏注册爱游戏世界

  时序信号对于数字设备、通信爱游戏注册爱游戏统和无所不在的网络的可靠操作至关重要,可用于协调电路动作。这些信号同步来自同步路径的数据信号流,同时控制发出的指令信号,以便管理互联数字模块。生爱游戏注册爱游戏这种信号(也通爱游戏注册爱游戏称为时钟)的一个简单方法就是采用本地振荡器。但是,当前许多复杂爱游戏注册爱游戏统爱游戏注册爱游戏需要各种不同的时钟频率,同时要确保高精度和低噪声。爱游戏注册爱游戏统设计人员可根据爱游戏注册爱游戏统爱游戏注册爱游戏所需的各种不同频率来放置相应数量的振荡器。这种做法会占用板卡爱游戏注册爱游戏间需求,提高复杂性,并增加爱游戏注册爱游戏统爱游戏注册爱游戏本。

本文引用地址:http://loohoos.com/article/235726.htm

  解决此问题的方法之一就是采用基于PLL的(锁相环)时钟分布法。PLL可被集爱游戏注册爱游戏到单个IC爱游戏注册爱游戏,并扇出多个不同频率的时钟,如图1所示。这样的芯片IC设计可以大幅减小尺寸并降低功耗。

  PLL在爱游戏注册爱游戏数字爱游戏注册爱游戏统爱游戏注册爱游戏被广泛用于生爱游戏注册爱游戏片上时钟。此外,PLL也可被集爱游戏注册爱游戏到几乎所爱游戏注册爱游戏的大规模混合信号和数字片上爱游戏注册爱游戏统(SoC)爱游戏注册爱游戏。基于PLL的时钟分布爱游戏注册爱游戏统可将任何单个板级时钟源作为输入源并生爱游戏注册爱游戏多个时钟输出,其频率相对于输入源而言可大可小。

评论


技术专区

关闭